SOLID-STATE IMAGING PICKUP DEVICE

Patent number: JP2001015725 (A)

Publication date: 2001-01-19
Inventor(s): NAKASHIBA YASUTAKA

Applicant(s): NIPPON ELECTRIC CO
Classification:


- International: H04N5/335; H01L23/60; H01L27/14; H01L27/146; H01L27/148; H04N5/335; H01L23/158; H01L27/144; H01L27/146; H01L27/146; H01L27/146; H01L27/146; H01L27/146; H01L27/146; H01L27/146; H01L27/146; H01L27/146; H01

- european: H01L27/146A8S; H01L27/146A8C; H01L27/146A18
Application number: JP19990186709 19990630

Priority number(s): JP19990186709 19990630

Abstract of JP 2001015725 (A)

PROBLEM TO BE SOLVED: To lessen false signals, improve S/N ratios of video signals, enable SOC, and reduce process-like loads, and reduce the manufacturing cost. SOLUTION: A solid-state image pickup device, having a photoelectric conversion part 101 with photoelectric conversion regions 14 and a logic circuit part 106 formed on a semiconductor substrate 11, so as to output a potential change due to charges generated in the conversion regions 14 comprises a shade layer 20 covering the logic circuit part 106 and a shade film 24 defining light incident regions with respect to the conversion regions 14 and the shade film 24 locates at a mid position between the shade layer 20 and the conversion region 14 in a light incidence direction.



Also published as:

JP3434740 (B2)

US7030918 (B1)

KR20010015089 (A)

TW483142 (B)

Data supplied from the esp@cenet database — Worldwide

(19)日本國特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開200i-15725

(P2001-15725A) (43)公開日 平成13年1月19日(2001.1.19)

(51) Int.Cl.7	
HOIT	27/1

識別記号

FТ HO1L 27/14

テーマコート*(参考) D 4M118

H 0 4 N 5/335

H 0 4 N 5/335

V 5C024

請求項の数16 OL (全 19 頁) 審查請求 有

(21)	

特爾平11-186709

(22) 出顧日

平成11年6月30日(1999.6.30)

(71) 出願人 000004237

日本電気株式会社 東京都港区芝五丁目7番1号

(72)発明者 中柴 康降

東京都港区芝五丁目7番1号 日本電気株 式会社内

(74)代理人 100108578

弁理士 高橋 詔男 (外3名)

Fターム(参考) 4M118 AA05 AB01 BA14 CA03 FA06 FA26 FA33 FA42 GB03 GB07 GB11 GB13 GB17 GB19 GC01

GC08


50024 AA01 CA05 CA31 FA01 GA01 GA11 GA31 GA51 JA04

(54) 【発明の名称】 固体操像装置

(57)【要約】

【課題】 偽信号の低減と、映像信号のS/N比向上を 図り、SOCを可能とし、プロセス的な負荷の低減と製 浩コストの削減を図る。

【解決手段】 半導体墓板11上に光電変換領域14を 有する光電変換部101と、論理回路部106とが形成 され、光電変換領域14で発生した電荷による電位変化 を出力する固体撮像装置であって、論理回路部106を 覆う遮光層20と、前記光電変換領域14に対する光線 入射領域を規定する遮光膜24とが設けられ、この遮光 膜24が、光線入射方向における前記遮光層20と前記 光電変換領域14との中間に位置する。



【特許請求の範囲】

【請求項1】 半導体基板上に光電空換領域を有する光 電変換部と、論理回路部とが形成され、前記光電変換領 域で発生した電荷による電位変化を出力する固体機像装 置であって、

論理回路部を覆う遮光層と、

前記光電変換領域に対する光線入射領域を規定する遮光 腱とが設けられ。

この遮光膜が、前記遮光層よりも前記半導体基板に近づ いた位置に設けられることを特徴とする固体撮像装置。

【請求項2】 前記遮光膜が、光線入射方向における前 記遮光層と前記光電変換領域との中間に位置することを 特徴とする請求項1記載の固体撮像装置。

【請求項3】 前記進光膜が、前記光電変換部を覆うと ともに、前記光電変換部と前記論理回路部との境界部分 で遮光状態を連続するよう設けられることを特徴とする 請求項1または2記載の固体損像装置。

【請求項4】 前記遮光膜と前記遮光層とが、前記境界部分で遮光状態を連続するよう接続されることを特徴とする請求項3記載の固体操像装置。

【請求項5】 前記遮光機と前記遮光層とが、前記境界 部分で遮光状態を連続するよう平面視して重ね合わせら れる重ね合わせ部を有することを特徴とする請求項3記 載の固体機能装置。

【請求項6】 前記遮光膜が、複数の層を組み合わせて 前記光電変換部を覆うことを特徴とする請求項1から5 のいずれか記載の固体攝像装置。

【請求項7】 前記遮光膜が、複数の層を組み合わせて 前記:光電変換領域に対する光線、射領域を規定すること を特徴とする請求項1から6のいずれか記載の固体撮像 些雷

【請求項8】 前記複数の遮光膜が、これらの境界部分 において遮光状態を連続するよう設けられることを特徴 とする請求項6または7のいずれか記載の固体振像装 置。

【請求項 9】 前記機数の遮光膜が、これらの境界部分 において遮光状態を連続とするように各遮光膜が、平面 視して重ね合わせられる重ね合わせ部を有することを特 徴とする請求項 8 記載の固体摄像装置。

【請求項10】 前記複数の遮光膜が、

前記遮光層との境界部分を有する部分と、

これより前記半導体基板に近づいた位置に設けられ前記 光電変換領域に対する光線入射領域を規定する部分と、 を有することを特徴とする請求項6から9のいずれか記 載の固体操像装置。

【請求項11】 前記遮光層が、光透過性が低いか光吸 収性が高く充分な遮光性を有するものからなることを特 徴とする請求項1から10のいずれか記載の固体操像装 置。

【請求項12】 前記遮光層が、複数層からなることを

特徴とする請求項11記載の固体撮像装置。

【請求項13】 固体撮像装置がCMOSセンサである ことを特徴とする請求項1から12のいずれか記載の固 体撮像装置。

【請求項14】 固体撮像装置がCCDセンサであることを特徴とする請求項1から12のいずれか記載の固体 撮像装置。

【請求項15】 前記遮光膜が論理回路部における製造工程と同一の工程により製造されることを特徴とする請求項1から14のいずれか記載の固体操像装置。

【請求項16】 SOCとされることを特徴とする請求項1から15のいずれか記載の固体操像装置。

【発明の詳細な説明】

【0001】 【発明の属する技術分野】本発明は、固体提像装置に係 り、特にCMのS製造プロセスと互換性のある固体提像 装置(いかゆる、CMのSセンサ)のうちのアクティブ 型XYアドレス方式固体提像装置、またはCCDセンサ

に用いて好適な技術に関するものである。

[0002]

【従来の核術】光電変換された信号電荷を転送する転送 層方式の従来の固体機像置はMOS型とCCD型にCCD型 されていた。このような個体機像装置、特に、CCD型 の固体機像装置は、近年、カメラー体型VTR、ディジ タルカメラ、ファクシミリな等に使用されており、現在 となお特性向上のための技術開発が図られている。CC Dセン付は、画素対応のが電変換素子を2次元配列させ た光電変換網を有し、この光電変換部によって電荷まな のた信号を重直転送CCDと水平転送CCDで各画表 で大信号を重直転送CCDと水平転送CCDで各画表 が見き駆散み出していくタイプである。CMOSセン けば、垂直および水平転送CCCDを使用せず、メモリ デバイスのようにアルミ線などで構成される選択線によ って選択をよた画素を読み出すらである。

「0003」ことで、CCDセンサは、正負の複数の電源電位を必要とするのに比べ、CMOSセンサは、単現の複数の電源電位を必要とするのに比べ、CMOSセンサは、正角であり、CCDセンサは、正角であり、CCDセンサは、CMOS回路製造プロセスを用いているために、CMOS回路製造プロセスを用いているために、CMOS回路製造プロセスを用いているために、プロセンサ、DRAM等の半導体メモリ、論理回路やでタ用されているCMOSプロセスにより、論理回路やアナログ回路、アナログデジタル変換回路を必要的時に形成してしまうことができる。つまり、CMOSセンサは、半導体メモリやプロセッサと甲ェラインを共有することが可能である。このようなCMOSセンサの一例を配12に示す。

【0004】図12において、符号100は機像素子 (CMOSセンサ)である。このCMOSセンサ100 には、タイミング発生部102、イメージセンサ部10 1、画素の出力を選択する垂直走金部103および水平 走金部104、アナログ信号処理部105.アナログ/ デジタル変換をおこなうA/D部(A/D変換部)10 9、デジタル化された信号を出力信号に変換するデジタ ル信号処理部107、デジタル画像データを外部に出力 し、また、外部からのコマンドデータを受け取るインタ フェイス部(IP部)108が設けられている。

(10005) イメージセンサ部101は、後速するようにCMOSセンサの基本セルの集合体とされており、垂直 直査音部103は、イメージセンサ部101の基本セルを素を削削するためのものであり、水平生査部101の基本セルを水平走査制101の出力するタイミング発生部、101の出力するタイミング信号によってもんぞれの走査制御をおとなうものとされる。アナログ信号処理部105は、このイメージセンサ部101から読み出された。の時間に対して所要の信号処理をして人/D変換部109に出し、人/D変換部109は、この画像信号をデジタル信号処理部107に出力し、デジタル信号処理部107に出力し、デジタル信号処理部107にコカし、デジタル信号処理部107にコカし、デジタル信号処理部107にコカし、デジタル信号処理部107にコカし、デジタル信号処理部107にコカし、デジタル信号処理部107は、この画像信号をインタフェイス部108に出力する。

【0006】インタフェイス部108は、デジタル信号
処理部107を介して出力されるデジタル衝像データを
外部に出力するとともに、外部からのコマンドを入力す
ることができ、これによりコマンド対応に振像業子10
のモードや出力信号形態、信号出力タイミングなどを
ントロールできるように、受けたコマンド対応の制御
をおこなうように各構成要素の制御をおこなうものであ
る。こご、垂直走査部103,水平左査部104,人
/ D交換部109、デジタル信号処理部107、インタ
フェイス部108等は、論理国路部106楼機成してい
る。また、デジタル信号処理部107は、メモリ部を作い、このメモリ部を、信号処理に必要な1あるいは複数のフレーム分の画像データを記憶し、これをデジタル信号回路107の信号処理に利用する構成とすることもで

200 7] 次に、CMOSセンサ100のイメージセンサ部101における従来の基本セルおよび論理回路部106の一部を図13に示す、図13において、符号10は基本セルであるCMOSセンサ、11は打型シリコン基板、12は12中空ウェル、13は素子分離のためのフィールド腺化膜、14はフォトゲイオードとなるN型領域(光電変換領域)、15はリセットドレインとなる(拡散層)ト・型領域、16。164、168はゲートSiO。膜である。また、符号17はリセットゲートとなるポリシリコン、17AはソースフォロワアンプのMOSFETのゲート膜、15Aはソースフォロワ

アンプのMOSFETのソースまたはドレインとなるN ・型領域、15BはソースフォロワアンプのMOSFE Tのソースまたはドレインかつ水平選択スイッチとして のMOSFETのソースまたはドレインとなるN・型領域、15Cは、負荷MOSFETのソースまたはドレイ ンとなると型領域であり、18A、18B、18C、1 9A、19Bは配線層、21は選光膜となる金属膜であ り光が久身する開口部23を規定する。

【0008】このCMOSセンサ10においては、光電 変換領域14がソースフォロワアンプを構成するMOS FETのゲート17Aに対して配線層18B等によって 接続され、このMOSFETのソースまたはドレインと なるN+ 型領域15Aが水平選択スイッチとしてのMO SFET23のソースまたはドレインと連続とされてこ れらが接続されており、このMOSFETのソースまた はドレインとなるN+型領域15Bがソースフォロワア ンプを形成する負荷MOSFETのソースまたはドレイ ンと連続とされてこれらが接続されている。これらMO SFETの双方のソースまたはドレインとなるN*型領 域15Bには、配線層19Bを介して暗出力転送MOS FETおよび明出力転送MOSFETのそれぞれのソー スまたはドレインが接続されて、これら暗出力転送MO SFETおよび明出力転送MOSFETのソースまたは ドレインにはそれぞれ暗出力蓄積容量および明出力蓄積 容量が接続されている。

日本の大阪のは、1000円 光電交換領域14と遮光膜21との間には、図13、図15に示すように、層間絶縁膜22や複数の配線層16,16A,16B,17,17A,17B,18A,18B,18C,19A,19B,19Cが続けたれている。

【0010】論理回路部106は、図13化示すように、例えばイメージセンサ部101に開接し、この部分には、P型シリコン基板11に、P型ウェル32A、N型ウェル32Bが設けられ、このP型ウェル32A、N型ウェル32Bに、それぞも拡散層となるN型領域33Bが設けられ、この上部に、多結晶シリコンからなるゲート34A、34Bが設けられ、これらの上側に、配線層となる企業膜35A、35B、36A、36Bが設けられ、最上部に、これらを覆う進光層20が設けられている。

【0011】このような構成のCMOSセンサ10は次のように動作する。すなわち、まず、図14(b)に示すように、リセットゲート17にハイパルスの#を印加することにより、光電変換領域14の電位を電端電圧VDDにセットして、この光電変換領域14の信号電荷をリセットする、次に、図14(c)に示すように、ブルーミング防止のためリセットゲート17にローバルスのを印加する。

【0012】信号電荷蓄積中、遮光膜21の開口部23 に入射位置を規定されて入射した光により光電変換領域 14下側の領域において電子・正凡対が発生すると、光電変換削減14下の空乏層中に電子が蓄積されていき、正凡はP型ウェル12を通して排出される。ここで、図14(c)において、電源電圧VDDより深い電位の格子状のハッチングで示す領域は、この領域が空乏化していないことを示している。この光電変換領域14下側のP型ウェル12に形成される空泛層と、浮遊乾酸層となるN・型領域15との間には、制御用MOSFET21による電位機能15との間には、制御用MOSFET21による電位機能15との間には、制御用MOSFET21による電位機能15との間には、制御用MOSFET21による電位機能15にいているため、光電荷蓄積中においては、図14(c)に示すように、電子は光電変換減414下に存在している。

【0013】続いて、蓄積された電子数に応じて光電変 接領域14の電位が変動し、この電位変化をソースフォ ロワ動作でソースフォロワアンプMOSFETのソース (N・型領域)15を介して水平選択スイッチMOSF ETのドレイン(N・型領域)15Bへ出力し、ソース フォロワアンプの出力端子とされる配線層19Bから出 力することにより、線型性の良い光電変換特性を得るこ とができる。

【0014】ここで、浮遊拡散層となるN・型領域15 において、リセットによる kTCノイズが発生するが、 これは信号電子転送前の暗時出力をサンプリングして蓄 積しておき、明時出力との差を取ることにより除去する ことができる。

[0015]

【発明が解決しようとする課題】近年、CPU、メモリ、標準、等用マクロ、アナログ回路、イメージセンサ
がなどの巻間、トドウェア(H/Wインテクレーション)と画像圧縮伸長、音声処理、通信機能などの各種ソフトウェア(S/Wインデグレーション)をひとつのチ ヅ末機能動作を含んだ半導体である「システムオンチップ(SOC;System on Chip)」として選手を設計することがおこなわれている。このSOCとして関体機像装置を製造するために、過去に書荷された技術を利用して論理回路部106を製造するとともに、異なるプロセスをひとつのチップ上にインデグレーショマる混製技会

【0016】ここで、SOCとされたCMOSセンサに おいて、プロセッサ、DRAM等の半導体メモリ、論理 回路等で多用されている環準パラメータによるCMOS プロセスを利用して、論理回路部106と同時にイメー ジセンサ部101を形成してSOCとし、これらを1本 のプロセスフローにより1チップ上に形成することによ り、半導体メモリやプロセッサ等と生産ラインを共有す ることを可能にしたいという要求があった。

【0017】このようを要求に従って、論理回路都10 6においては、それぞれの業子の最上位置に遮光層20 が設けられている。つまり、既存の構造とされる配線層 35A、35B、36A、36B等の配置を変更するこ となく遮光をおこなうために、これらの配線層35A, 35B,36A,36B等の上側に遮光層20となる金 属層を形成している。

【0018】上述したCMOSセンサ10の構造では、この進光層20と進光膜21とが一体とされて最上位置に設けられているが、この間口部23を規定する遮光膜21とシリコン基板11上の光電変換頻減14との間に、層間絶縁膜22や複数の配線目16,16A,16B,17,17A,17B,18A,18B,18C,19A,19B,19Cが存在するため、進光膜21と光電変換頻域14との間隔1。が数しまで表表の表現は15年350~770nm)に比べて非常に大きくなり、間口部23から入射した光の回折効果により回折された入野光25が、図15に示すように光電変換領域14の間辺部とスト野な

【0019】したがって、このようなCMOSセンサの 構造では、光の回折効果により光電変換領域14の周辺 部に入射した光による光電変換で発生した偽信号が発生 し、隣接した光電変換領域に漏れ込み、映像信号のS/ N比が常化するという問題があった。

【0020】さらに、この偽信号対策として、回折した 入射光25を光電変換頻線」4の周辺部に入射させない よう開口部23の寸法(例えば福W。)を光電変換領域 14の寸法、例えば福W。)に対して小さく設定する等 の技術が提案されていたが、このような場合には、光電 変換領域14に入射する光量が低下し、感度が低下して しまうという問題があった。

【0021】さらに、上記のように偽信号対策、および 電空輪側域14への入射光量低下、感度低下を解決する ために、例えば、遮光膜21を配線層184、18B、18C、19A、19B、19Cの下側位置に設けるという手段を採用した場合には、論理回路部106におい さ、速光層20が完光膜21と一体とされているため、速光層20が完光膜2となる金属層35A、35B、36A、36B等の下順に位置することが必要で、論理回路部106の設計を全て新たにおこなう必要が生じてしまうという問題があった。また、この場合、その製造過程においては、既定の製造、設計パラメータを変更する必要が生しる可能性があるため、SOC化が難しくなるという問題があった。

【0022】このため、絵理回路やアナログ回路、A/ D変換回路などを同時に形成してしまうことができて、 半線体メモリやプロセッサと同一の半導体チップ上にイ メージセンサ部101を形成したり、半導体メモリやプ ロセッサと生産ラインを挟有することが可能である。と いう、CMOSセンサの特性を生かすことができなくなってしまい、CCDセンサと同様に固有のプロセスを用 いることになり、製造コスト削減というCMOSセンサ の特性を生かせない可能性があった。

【0023】本発明は、上記の事情に鑑みてなされたも

ので、以下の目的を達成しようとするものである。 Φ 偽信号の低減を図ること。

- 映像信号のS/N比向上を図ること。
- ⇒より高感度の固体撮像装置を提供すること。
- @ SOC化を可能とすること。
- ◎ 製造コストの削減を図ること。

[0024]

【課題を解決するための手段】本発明の間核機能装置は、半導体基板上に光電安接削級を有する光電突換部は、半導体基板上に光電安接削級を有する光電突換部と、約理原第(CMOS回路部)とが同一プロセスにより形成され、光電突鏡痕域で発生した電荷による電位変化を出力する固体機像装置であって、論理回路部(CMOS回路部)を覆う途光程、前記光電空換網域に対する光線入射領域を規定する遠光膜とが設けられ、この虚光膜が、前記進光層よりも前記半導体基板に近づいた位置に設けられることにより上記課題を解決した。ここで、この遮光膜の少なくとも一部が、光線入射方向における前記述光階と前記光で電突換倒域との中間に位置することが好ました。

【0025】本発明の固体撮像装置は、前記遮光膜が前 記光電変換部を覆うとともに、前記光電変換部と前記論 理回路部との境界部分で、この遮光膜と前記遮光層とが 平面視して重ね合わせられる重ね合わせ部を有するか、 連続して接続されて、遮光状態を連続するよう設けられ ることができる。本発明の前記遮光膜が、光入射方向に おける光電変換領域からの距離が異なるか同一とされる 複数の層を組み合わせて前記光電変換部を覆うとともに 前記光電変換領域に対する光線入射領域を規定すること ができ、これらの境界部分で、可能ならば連続して接続 されるか、平面視して重ね合わせられる重ね合わせ部を 有して、遮光状態を連続するよう設けられることができ る。本発明の前記複数の遮光膜が、それぞれ光入射方向 における光電変換領域からの距離が異なるか同一とされ る複数の層を組み合わせてなることができる。本発明の 前記複数の遮光膜が、前記遮光層との境界部分を有する 部分と、これ前記半導体基板に近づいた位置に設けられ 前記光電変換領域に対する光線入射領域を規定する部分 と、を有する手段が可能である。

(0026) 本発明において、前記前記述光解が、光途性が低いか光級取性が高く光分な遮光性を有する単数層または複数限からなることが好ましく、セラチン、カゼイン等の有無材料とすることができ、光波過性を有する材料に顔料等を混入して光透過性を低下あるいは透過する光の嵌入を優別したものとすることができる。この際、光電変換鏡域部分においては透過性を有し、かつ、カラー画来の赤線背(RGB)の三原色に対応してカラーフィルタとなし、それ以外の部分では、急信号の発生を防止可能な程度に透過性の低い遮光膜とすることができる。こで、本発明において、光透過性が低いか光吸収性が高く光分な遮光性を有するとは、光透過性を低下

あるいは透過する光の波長を限定することも含むものと する

【0027】本発明において、固体撮像装置がCMOS センサまたはCCDセンサであることができる。本発明 において前記選光機が論理回路部における配線障等の製 速工程と同一の工程により製建される。本発明が、CP U、メモリ、標準/専用マクロ、アナログ回路、イメー ジセンサ部などの各種ハードウェア(H/Wインテグレ ーション)と画像圧縮伸長、音声処理、逼信機能などの 各種ソフトウェア(S/Wインテグレーション)をひと つのチップ上に融合し、LSI単体が所望とされるシス テム/要素機能動作を含んだ牛導体であるSOC(シス テム/要素機能動作を含んだ牛導体であるSOC(シス テム/サチップ;System on Chip)とされることが好ま しい。

【0028】本発明の固体損傷装置においては、遮光膜 が、前記患光層よりも前患半導体基板に近づいた位置に 設けられ、光線入射方向における前記患光層を前記光電 変換領域との中間に位置することにより遠光膜から光電 変換領域とでの距離を短縮することができ、入射光の回 抗等による回り込みを低減することができるため、光等 変換領域の耐辺部に入射する可能性を低減してその結果 生じる偽信号を低減することが可能となるとともに、こ の偽信号が解接する他の光電変換領域のあるいは出力回路 の拡散層等にトラップされ、映像信号のS/N比が劣化 することを防止することが可能となる。

【0029】あるいは、本発明の固体操像装置において、渡光限が、前記速光層よりも前記半導体基板に近づいた位置に設けられ、光線及 計方向における前記進光層と前記性発生機能を発展されて、道光限から光電変換領域との中間に位置して、道光限から光電変換領域との中間に位置して、道光限から光電変換領域に対することができるため、同一の光電変換領域に対する入射領域を増大することが可能となり、光電変換の速度を向上することができ、固体操像表演の機度も向上することができる。

とができる。

【0031】本発明が、CPU、メモリ、標準/専用マ クロ、アナログ回路、イメージセンサ部などの各種ハー ドウェア (H/Wインテグレーション) と画像圧縮伸 長、音声処理、通信機能などの各種ソフトウェア (S/ Wインテグレーション)をひとつのチップ上に融合し、 LSI単体が所望とされるシステム/要素機能動作を含 んだ半導体であるSOC (システムオンチップ: System on Chip) として製造されることにより、プロセッサ、 DRAM等の半導体メモリ、論理回路等で多用されてい る標準パラメータによるCMOSプロセスにより、CP U、メモリ、標準/専用マクロ、アナログ回路、イメー ジセンサ部などを同時に形成してしまうことができる。 【0032】本発明の固体操像装置においては、遮光膜 の遮光状態を連続するために、光電変換部における金属 またはポリシリコンからなる配線層と、前記遮光膜との 一部には、平面視して重ね合わせられる重ね合わせ部が 設けられることができる。これにより、光電変換部の遮 光状態を連続することが可能になり、遮光膜の配置の自 由度が増し、素子設計の自由度向上を図ることができ、 製造コストの低減を図ることができる。

【0033】また、本発明の前記複数の遮光膜が、前記 遮光層との境界部分を有する部分と、これより下側に位 置し前記光電変換領域に対する光線入射領域を規定する 部分と、を有することにより、前記遮光層との境界部分 においては、より前記遮光層に近づいた位置に遮光膜を 設けることができ、また、前記光電変換領域に対する光 線入射領域を規定する部分においては、より前記光電変 換領域に近づいた位置に遮光膜を設けることができ、こ れら双方の部分において、遮光膜と前記遮光層との距 離、および、遮光膜と光電変換領域との間隔を減少し て、光電変換領域以外の部分に入射する可能性を低減し てその結果生じる偽信号を低減することが可能となると ともに、この偽信号が隣接する他の光電変換領域あるい は出力回路等の拡散層などにトラップされ、映像信号の S/N比が劣化することを防止することが可能となる。 【0034】また、遮光層を光透過性が低いか光吸収性 が高く充分な遮光性を有する単層あるいは複数層から構 成し、この遮光層を論理回路部の最上層側に設けかつ光 電変換部側に延長することにより、光電変換部と論理回 路部との境界部分における重ね合わせ部を拡大して、遮 光性を向上することが可能となる。また、遮光層を、光 透過性を有する材料に顔料等を混入して光透過性を低下 あるいは透過する光の波長を限定したものとし、これ を、光電変換領域に対応する位置に設けられるフィルタ (カラーフィルタ、ブラックフィルタ) と同一プロセス により製造することにより、製造工程を削減し、プロセ ス的な負荷の低減を図り、製造コストの削減を図ること が可能である。

[0035]

【発明の実施の形態】以下、本発明に係る固体撮像装置 の第1実施形態を、図面に基づいて説明する。図1は、 本実施形態の固体撮像装置を示す模式側断面図、図2

(a) (b)は、図1における光電変換領域および遮光 腰を示す模式拡大側断面図である。

【0036】本実施形態における固体操像装置として は、図12に示したようなアクティブ型XYアドレス方 式のCMOSセンサ100とされる。このようなCMO Sセンサ100には、各画薬に対応する基本セルが数百 個×数百届限度配列されているイメージセンサ部(光電 変換部)101,夕イミングチ生部102。画家の出力 を選択する垂直走査部103および水平走査部104, アナログ信号処理部105,アナログ/デジタル変換を むこなうA/D部(A/D変換部)109,デジタルと された信号を出力信号や変換するデジタル信号処理部 107,デジタル面像デークを外部に出力し、また、外部 からのコマンドデークを受け取るインタフェイス部(I F部)108が設けられる。

【0037】イメージセンサ部101は、後述するよう にCMのSセンサの基本セルの集合体とされており、垂 直主査部103は、イメージセンサ部101の基本セル を垂直定定部開するためのものであり、水平生査部10 4は、イメージセンサ部101の基本セルを水平走査制 健するためのものであり、これらは、タイミング発生部 102の出力するタイミング信号によってそれぞれの走 査制脚をおこなうものとされる。

【0038】アナログ信号処理部105は、このイメージセンサ部101から読み出された画像信号に対して外 駅の信号処理をしてA/D変換部109に出力し、A/ D変換部109は、この画像信号をデジタル信号に変換 してデジタル信号処理部107に出力し、デジタル信号 処理部107は、この画像信号をインタフェイス部10 8に出力するものとされる。

【0039】インタフェイス部108は、デジタル信号 処理部107を介して出力されるデジタル衝像データを 外部に出力するとともに、外部からのコマンドを入力す ることができ、これによりコマンド対応に機像素子10 0のモードや出力信号形態、信号出力タイミングなどを コントロールできるように、受けたコマンド対応の制卸 をおこなうように各構成要素の制御をおこなうものとさ れている。

【0040】ここで、垂直主会部103、水平走会部104、人人D変換部109、デジタル信号処理部10 7、インタフェイス部108等は、論理回路部106を 構成している。また、デジタル信号処理部107は、メ セリ部を作い、このメモリ部を、信号処理に必要な1あ るいは複数のライン、1あるいは複数のブロック、1あ るいは複数のフレーム分の耐電データを記憶し、これを デジタル信号回路107の信号処理に利用する構成とす ることもでき、また、タイミング発生部102を垂直走 査部103,水平走査部104等に組み込む構成とすることもできる

【0041】図1ないし図2において、符号10は本実 施形態における固体撮像装置の基本セルであるCMOS センサである。このCMOSセンサ10は、図1に示す ように、イメージセンサ部101に設けられるととも に、論理回路部106に隣接している。イメージセンサ 部101に位置するCMOSセンサ10としては、P型 シリコン基板(半導体基板)11にP型ウェル12が設 けられ、このP型ウェル12に、素子分離のための素子 分離領域13、フォトダイオードとなるN型領域(光電 変換領域)14、リセットドレインとなる(拡散層)N 型領域15、後述するソースフォロワアンプのMOS FETのソースまたはドレインとなるN⁺型領域15 A、ソースフォロワアンプのMOSFETのソースまた はドレインかつ水平選択スイッチとしてのMOSFET のソースまたはドレインとなるN*型領域15B、負荷 MOSFETのソースまたはドレインとなるP型領域1 5Cが設けられる。

【0042】光電変換領域14とリセットドレイン領域 15との間にはその上側に、ゲートSiO。限16を介 してポリシリコンからなるりとマトゲート17が設けられ、リセットドレイン領域15とN・型領域15とN・型領域15とN・型のは5を介してソスフォロワアンプのMOSFETのゲート17A、が設けられ、N・型領域15ととの間にはその上側に、ゲートSiO。限16Bを介して水平進伏スイッチとしてのMOSFETのゲート17Bが設けられる。

【0043】リセットゲート17、ゲート17A. ゲー ト17Bには、それぞれ配線層18A, 配線層18B, 配線層180が接続され、リセットドレイン領域15に は電源電圧VDDが印加される配線層19Aが接続さ れ、N*型領域15Bには、出力端子VOUTに接続さ れる配線層19Bが接続されている。ここで、ゲートS iO, 膜16. ゲートSiO, 膜16A, ゲートSiO 。 膜 1 6 Bは、光電変換領域 1 4 の光線入射側表面と等 しい光電変換領域14からの光線入射方向距離、つま り、上側表面に接する位置と等しい高さに配置されてい る。また、リセットゲート17、ゲート17A、ゲート 17Bは、光線入射方向におけるゲートSiO2膜1 6, ゲートSiO₂ 膜16A, ゲートSiO₂ 膜16B の光電変換領域14からの位置よりも上側で、かつ、そ れぞれ同一高さに配置されている。この、リセットゲー ト17. ゲート17A、ゲート17Bの上側位置には、 イメージセンサ部101を覆う遮光膜24が設けられ、 この遮光膜24の上側には、光線入射方向における同一 位置つまり、同一高さの配線層18A, 18B, 18C およびこれらより上側に位置し同一高さの配線層19 A, 19Bが設けられている。

【0044】このCMOSセンサ10においては、光電 変換領域14がソースフォロワアンプを構成するMOS FETのゲート17Aに対して配線層18B等によって 接続され、このMOSFETのソースまたはドレインと なるN+ 型領域15Aが水平選択スイッチとしてのMO SFET23のソースまたはドレインと連続とされてこ れらが接続されており、このMOSFETのソースまた はドレインとなるN*型領域15Bがソースフォロワア ンプを形成する負荷MOSFETのソースまたはドレイ ンと連続とされてこれらが接続されている。これらMO SFETの双方のソースまたはドレインとなるN*型領 城15Bには、配線層19Bを介して暗出力転送MOS FETおよび明出力転送MOSFETのそれぞれのソー スまたはドレインが接続されて、これら暗出力転送MO SFETおよび明出力転送MOSFETのソースまたは ドレインにはそれぞれ暗出力蓄積容量および明出力蓄積 容量が接続されている。

【0045】論理回路部106は、図1に示すように、例えばイメージセンサ部101のCMのSセンサ10に 解接し、この部分には、P型シリコン基板11に、P型ウェル32A、N型ウェル32Bに、それぞれ拡散層となるN・型側域33A、P・型側域33Bが設けられ、この上部に、ゲートSi0、膜を介してポリシリコンからなるゲー54A、34Bが設けられ、これらの上側に、配線層となる無限35A、35B、36A、36Bが設けられ、表上部に、これらを覆う遮光層20が設けられ、表上部に、これらを覆う遮光層20が設けられ、表し部に、これらを覆う遮光層20が設けられ、表し部に、これらを覆う遮光層20が設けられ、表し部に、これらを覆う遮光層20が設けられ、表し部に、これらを覆う遮光層20が設けられ、表し部に、これらを覆う遮光層20が設けられ、表し部に、これらを覆う遮光層20が設けられて表します。

【0046】ここで、ゲート34A、34Bは、光線入 射方向におけるゲートSiO。膜16、ゲートSiO。 膜16A, ゲートSiO2 膜16Bの光電変換領域14 よりも離間した位置で、かつ、光線入射方向におけるリ セットゲート17、ゲート17A、ゲート17Bと等し い光電変換領域14からの距離、つまり、ゲートSiO , 膜16, ゲートSiO₂ 膜16A, ゲートSiO₂ 膜 16Bより上側で、リセットゲート17、ゲート17 A、ゲート17Bと等しい高さとされ、かつ、それぞれ が、同一高さに配置されている。また、配線層35A, 35Bは遮光膜24と等しい高さで、かつ、それぞれ同 一高さに配置されており、これら配線層35A,35B と遮光膜24とは、第1金属層を形成している。また、 配線層36A, 36Bは、配線層18A, 18B, 18 Cと等しい高さで、かつ、それぞれ同一高さに配置され ており、これら配線層36A、36Bと、配線層18 A. 18B. 18Cとは、第2金属層を形成している。 そして、遮光層20は、配線層19A, 19Bと等しい 高さに配置されており、これら遮光層20と配線層19 A、19Bとは、第3金属層を形成している。 【0047】遮光膜24は、例えばA1からなる金属と

【0047】連光膜24は、例えばA1からなる金属とされ、図1、図2に示すように、光電変換領域14の上

【0048】ここで、遮光膜24から光電変換領域14までの距離が1/に設定されており、この距離1/が215に元と光速に限21から光電変換領域14までの距離1/が25に限2が、内部23、つ寸法(例2は幅W')は、図2(a)(b)に示すように、図15に示した遮光膜21の開口部23の寸法(例2は偏W₀)および、光電変換領域14の寸法(例2は幅W₁)に対して、

 $W_0 \le W' < W_{14}$

となるように設定することができる。

【0049】この選光騰24は、図1に示すように、イ イージセンサ部101と前記論理回路部106との境界 部分において、平面視して重ね合わせられる最社合わせ 部Sを有するように遮光層20の下側に位置する重なり 部248を有し、この遮光層20と重なり部248とが 売分を遮光性をもつために、光線入射方向と位すする方 向に所定の寸法を有する、つまり、遮光層20と重なり 部248とが平面視して充分重なりをなるために メメージセンサ部14と前記論理回路部101との境界 部分において遮光状態を連載するよう設けられる。

【0050】このような構成のCMOSセンサ10は次 のように動作する。すなわち、まず、リセットゲート1 イにハイパルスゆ。を印加することにより、光電変換領 域14の電位を電源電圧VDDにセットして、この光電 変換領域14の信号電荷をリセットする。次に、ブルー ミング防止のためリセットゲート17にローバルスゆ。 を印加する。

【0051】信号電荷蓄積中、遮光膜24の開口部2 3'に入時位置を規定されて入財した光により光電変換 頭域14下胸の頻域において電子・正引が分発生する と、光電変換領域14下の空之層中に電子が蓄積されて いき、正工は12型シル12を通して排出される。この 光電変換領域14下側のP型ウェル12に形成される空 之層と、浮遊拡散層となるが、型領域15との間には、 制御用MOSFET21による電位陣盤おが現されて いるため、光電荷蓄積中においては、電子は光電変換領 域14下に存在している。 【0052】続いて、蓄積された電子数に応じて光電変 機額域14の電位が突動し、この電位変化をソースフォ ロワ動作でソースフォロワアンプMOSFETのソース (N・型領域) 15を介して水平選択スイッチMOSF ETのドレイン(N・型領域) 15Bへ出力し、ソース フォロワアンプの出力端子とされる配線層19Bから出 力することにより、線型性の良い光電変機特性を得ることができる。

【0053】ここで、浮遊鉱散層となるN・型領域15 において、リセットによるkTCノイズが発生するが、 これは信号電子転送前の暗時出力をサンプリングして蓄 積しておき、明時出力との差を取ることにより除去する ことができる。

【0054】このとき、選光膜24側から入射してきた 対射光25,が、図2(a)(b)に示すように、光電 変換領域14の局辺部においては、この速光膜24の開 口部23,によってその経部が遮光されて、光電変換領 域14に入射する光入射領域が規定される。ここで、図 おおよび図2に示すように、開口部23,を規定する遮 光膜24と P型シリコン基板11上の光電変換領域14 との間隔上、と、図15に示した開口部23を規定する 遮伏とした。 近間隔上、と、図15に示した開口部23を規定する 遮伏とした。 は、との関係に、との関係によりに対している。 との関係によりに対している。 との関係に対している。 との関係によりに対している。 との関係によりに対している。 との関係に対している。 との関係に対している。 との関係に対している。 との関係に対している。 との関係に対している。 との関係に対している。 との関係に対している。 との関係に対している。 との関係に対している。 とのでは、

L' <L.

となっており、入射光25'が開口部23'によって規 定された後に、回折効果により拡散してゆく距離が短く なっている。

【00551また、前記達光膜24が、図2(a)に示すように、前記論理回路部106の遮光曜20より近隔20とりの順に位置し、50遮光腹20時間20第25年記載で、100億元億元、50億元億元。これで、光電空換領域14周辺部に対して入射する入射光を遮光して光入射部域を規定する。ここで、光電空換領域14に入射する光量が、216の両口部の寸法に附するために、遮光膜24の開口部23、の寸法(例えば幅W)が、図15に示した遮光膜21の闸口部23の寸法(例えば幅。)に対して、例えば幅。

 $W_0 = W'$

となるように設定されている。その結果、光の回折効果 により光電空挽領域14の周辺部に入射する光量を低減 することができるとともに、この回折光による光電空換 で発生する角信号の発生を流減することができ、映像信 号のS/N比を向上することができる。

【0056】この際、論理回路部106との位置関係を 考慮して、前記述光膜24が、前記イメージセンサ部1 01を覆うとともに、このイメージセンサ部101と論 理回路部106との境界部分で、平面視して重ね合わせ られる重ね合かせ部5を有して進光状態を連続するよう 該けられることにより、論理回路部106における場か 的な設計変更をおこなわずに、半導体基板11上にイメ ージセンサ部101と論理回路部106とを同一プロセ スにより形成することが可能となる。これにより、光入 射韻域14を規定する際における規定状態および配線層 等の配置状態における可受性を向上することができ、光 入射領域14を規定した進光膜24の部分から光電変換 領域14までの距離を効果がに短縮することができ、同 一プロセスにより製造されるべき論理回路部106にお ける配線層等の選択肢を増加することができる。

【0057】あるいは、前記速光膜24が、図2(b)に示すように、前記論理回路部106の速光層20よりに示すように、前記論理回路部106の速光層20よりに関えて、図15年にた近光層21の間口部23、を有し、この遮光膜24の側口部23、によって前記光電変換鏡域14周辺部に対して入射する入射光を遮光上で入外射域を表定することもできる。この場合には、光電変換鏡域14に入射する光量が、これらの側口部の寸法に比例するために、遮光膜24の側口部23、の寸法(例えば幅W)が、図15年にた進光線21の側口部23の寸法(例えば幅W))が、図15年に進光線21の側口部23の寸法(例えば幅W))が、図15年に進光線21の側口部23の寸法(例えば幅W))に対して、

 $W_0 < W'$

となるように設定できることにより、遠光膜24の開口 部23 を入射光が通過する場合には、図15に示した 開口部23を通過する場合に比べて、光電変換領域14 に入射する光量を増大することができ、態度の低下を防 止することができる。

【0058】また、遮光膜24と遮光層20との境界都 分においては、図1に示すように、遮光環度速速軟する ために重ね合わせ部が設けられている。この能合合わせ部Sに設けられている。この能合合わせ部Sに設けられている。この能合合わせ部Sにおいては、これらの層間に進入する光が半導体 基板11間に到達しないように、遮光膜24と遮光層2 0とを平面視して重ねる構成とされている。このため、 遮光膜24と遮光層20との境界部分において、前記光 電変換領域14以外の部分に入射する光を遮光して、イ メージセンナ部1018はかけきない。 電光報度2世球線でする。

【0059】ここで、ゲート17Bと配線層18Cと は 遮光膜24の上下に位置して半導体基板11からの 高さ位置が異なっており、遮光膜24を貫通してそれぞ れを接続する必要がある。また、これらゲート17日. 配線層 1 8 Cは、遮光膜 2 4 とは絶縁されている必要が ある。このため、ゲート17Bと配線層18Cとの接続 部分においては、図3に示すように、遮光膜24に開口 40が設けられ、この開口40付近に、配線41,4 2. 43が設けられている。配線41は、遮光膜24と 同一高さに位置しかつ同一プロセスで形成されて遮光膜 24とは絶縁するよう分離状態とされている。配線4 43は、この配線41の上下方向に接続されて、か つ、それぞれゲート17Bと配線層18Cとに接続され ている。これら配線41,42,43により、ゲート1 7Bと配線層18Cとが遮光膜24の開口40を貫通し て接続されている。この際、配線層18Cと遮光膜24

とにおいては、図3に示すように、遮光状態を連絡するために重ね合わせ部 Sが限けられている。この重ね合わせ部 Sが限けられている。この重ね合わせ部 Sだおいては、光が押口40に進入しないようにして、光が半導体基板11側に到達しないように、遮光膜24と電線層18Cとを平面視して重ねる構成とされてめ。このため、前記米電変機域は1以りか部分に入射する光を遮光して、イメージセンサ部101における遮光膜を4能費するとかできる。さらに、これ以外にも遮光膜24に開口を設ける必要がある場合には、上記の龍線層18Cのように、重ね合わせ部を形成して前記米電変換線域14以外の部分に入射する光を遮光し、イメージセンサ部101における遮光状態を連続することができる。

【0060】次に、本実施形態の固体撮像装置を製造す

る際には、まず、P型シリコン基板11において、イメ ージセンサ部101のP型ウェル12および論理回路部 106のP型ウェル32A、N型ウェル32Bを形成し [P型ウェル、N型ウェル形成工程]、P型シリコン基 板11にイメージセンサ部101のゲートSiО₂ 膜1 6, 16A, 16Bおよび論理回路部106のゲートS iO, 膜34A, 34Bを形成し〔ゲートSiO₂ 膜形 成工程〕、続いて、これらのSiO2膜16,16A, 16B, 34A, 34B上にイメージセンサ部101の リセットゲート17およびゲート17A,17B、論理 回路部106のゲート34A,34Bを形成し〔ゲート 形成工程] 、イメージセンサ部 1 0 1 の P 型領域 1 3 , 15c、論理回路部106のP*型領域33b等を形成 し [P* 型領域形成工程]、イメージセンサ部101の 光電変換領域14, リセットドレイン領域15, N*型 領域15A, 15B、および、論理回路部106のN* 型領域33A等を形成する〔N+ 型領域形成工程〕。 【0061】 「第1金属層形成工程〕次に、必要に応じ て層間絶縁膜を形成した後、開口部23'を有しイメー ジセンサ部101を覆う遮光膜24と、この遮光膜24 と同一高さに位置する論理回路部106の配線層35 A、35Bを所定のパターンとして光電変換領域14か

【0062】 (第2金属層形成工程) 続いて、必要に応 比て層間絶縁膜を形成し、その後、同一高さに配置され ている論理回路部106の配線層36A、36Bおよ び、イメージセンサ部101の配線層18A、18B、 18Cを所述のパターンとして形成する。

らの高さがし'の位置に形成する。

【0063】 (第3金属層形成工程) その後、必要に応 じて層間絶縁膜を形成し、その後、等しい高さに配置さ れる論理国路部106の連光層20とイメージセンサ部 101の配線層19A、19Bとを所定のパターンとし て形成する。

【0064】このように、イメージセンサ部101と論 理回路部106との両方の領域において、同一高さにあ るか、または、同一プロセスにより形成可能な複数の層 を、同一プロセスにより形成して、図1および図2に示した固体操像装置を製造する。

【0065】本実施形態においては、〔ゲートSi〇。 膜形成工程]におけるイメージセンサ部101のゲート SiO₂ 膜16, 16A, 16B、および論理回路部1 06のゲートSiO。膜34A、34B、「ゲート形成 工程]におけるイメージセンサ部101のリセットゲー ト17, ゲート17A, 17B、および論理回路部10 6のゲート34A、34B、「第1金属層形成工程」に おけるイメージセンサ部101の遮光膜24. および論 理回路部106の配線層35A, 35B、〔第2金属層 形成工程〕における論理回路部106の配線層36A、 36B、および、イメージセンサ部101の配線層18 A. 18B. 18C. 「第3金属層形成工程」における 論理回路部106の遮光層20、および、イメージセン サ部101の配線層19A, 19B、のように、同一高 さにあるか、同一プロセスにより形成可能な複数の層 を、同一プロセスにより形成している。

【0066】これにより、CPU、メモリ、標準/専用マクロ、アナログ回路、イメージセン中部などの各種か、一ドウェア(H/Wインテグレーション)と画像圧縮伸長、音声処理、通信機能などの各種ソフトウェア(S/Wインテグレーション)をひとつのチップ上に融合し、LSI単体が所望とされるシステム/要素機能動作を含んだ半導体であるSOC(システムオンチップ・System on Chip)として製造することを可能としつつ、論理回路等で多用されている標準パラメータによるCMO SPでしている。サログロ路等を有する論理回路部106、および、イメープログ回路等を有する論理回路部106、および、イメーストの削減を図ることができる。製造コストの削減を図ることができる。

【0067】なお、遮光膜24と遮光層20とが、イメ ージセンサ部101と前記論理回路部106との培界部 分において重ね合わせ部Sを有する構成としているが、 これ以外にも、図4に示すように、この境界部分におい て、平面視して同位置で、つまり、光線入射方向に連続 した状態に接続部5'を設けて遮光膜24と遮光層20 とを接続することができる。この場合、遮光層20と重 なり部24sとを一体として接続することができるた め、この境界部分からその下側に光線が入射することを ほぼ防止することができる。したがって、イメージセン サ部14と前記論理回路部101との境界部分において 遮光状態を連続し、かつ、遮光状態を連続するために設 けた重ね合わせ部Sの平面視したその幅 つまり 重か り部24sの幅寸法を低減することができ、イメージセ ンサ部14と前記論理回路部101との配置間隔を減少 して、素子の集積度向上を図ることができる。さらに、 イメージセンサ部14と前記論理同路部101との境界 部分において、遮光膜24と遮光層20とを重ね合わせ 部Sなしに接続する、つまり、どちらかの膜を屈曲状態 または褶曲状態としてこれらを接続することも可能であ

□0691 この場合にも、図6に示すように、遮光膜 24と遮光層 20との境界部がにおいて、平面視して同 位置で、つまり、光線入射方向に連続した状態に接続部 57 を設けて遮光膜24と遮光層20と重なり部24まと ができる。これにより、遮光層20と重なり部24まと かできる。これにより、遮光層20と重なり部24まと かできる。したがまとかできるため、この境界部分 からその下側に光線が入射することをほぼ防止すること ができる。したがって、イメージセンサ部14と前記論 理回路部101との境界部分において遮光状態を連続 し、かつ、遮光状態を連続するために設けた重ね合わせ 部Sの平面視したその隔。つまり、重なり部24まの幅 寸法を低減することができ、イメージセンサ部14と前 記論理回路部101との配置間隔を減少して、素子の集 積度向上を図ることができ、

【0070】また、遮光膜24を、これら配線層18 A, 18B, 18C, 19A, 19B, 19Cのうち選 択された1つもしくは複数のものと一体に構成すること も可能である。

【0071】さらに、図3に示したように、遮光膜24 に開口40を設ける必要がある際には、その開口を、速光膜24よりも上側にある配線層18A,18B,19 A,19B,19C、または、遮光膜24の下側に位置するリセットゲート17,ゲート17A,17B等から適宜選択した1つまたは複数のものによって、遮光状態が連続するよう重ね合わせ部を形成して遮光する構造とすることができる。

【0072】以下、本売明に係る固体機像装置の第2票 施形態を、図面に基づいて説明する。図7は、本実施形 態の固体機像装置を示す東京側断面図である。本実施形 態において、図1ないし図2に示した第1実施形態と異 なる点は、遮光順およびイメージセンサ部における配線 層に関する点であり、図1ないし図6に示した第1実施 形態と概略等しい構成要素には同一の符号を付ける。

【0073】本実施形態における固体撮像装置は、図7 に示すように、遮光膜は、遮光層20よりも前記半導体 基板11に近づいた位置に設けられ、かつ、複数の部分 24A,24Bからなるものとされる。

【0074】選光膜24A、24Bは、互いに異なる高さ位置に設けられ、これらの境界部分には、重ね合わせはいたいる。この重ね合わせ部Sにおいては、これらの機間に進入する光が半導体基板11機に到達しないように、遮光膜24Aと遮光膜24Bとを平面視して重ねる構成とされている。このため、遮光膜24Aと遮光膜24Bとの境界がたおいて、前正光電変換領域14以外の部分に入射する光を遮光して、イメージセンサ部101における遮光状態を連続することができ

【0075】遮光膜24 Aは、イメージセンサ部101 の配線層18A、18B、 論理回路部106 の配線層 3 名人、36Bと同一高さに設けられるとともに、前記遮光層20との境界部分を有するものとされ、この境界部分には重ね合かせ部Sが設けられる。この重ね合わせ部Sが設けられる。この重ね合わせ部811 側に到途しないように、遮光膜24Aと遮光層20とを平面視して重ねる情報とされている。このため、遮光膜24Aと遮光層20との実界部分において、前記光電交換領域14以外の部分に入射する光を遮光して、イメージセンサ部1018よび管理回路部106における遮米底を連続するととができる。

【0076】遮光膜24日は、遮光膜24Aより下側に 位置し、イメージセンサ部101の配線層18C、論理 回路部106の配線層35A、35Bと同一高さに設け られるとともに、前記光電変換領域に対する光線入射領 域を規定する間口部23°を有するものとされる。

【0077】これらは、遮光膜24日が、イメージセン が部101の配線層18C、および論理回路部106の 配線層35A、35Bと同一高さに位置し、遮光膜2 Aが、論理回路部106の配線層36A、36B、および、イメージセンサ部101の配線層18A、18Bと 同一高さに位置する。したがって、新生実施形態のよう に(第1金属層形成工程)としての、イメージセンサ部 101の遮光膜24B、配線層18C、および論理回路 部106の配線層35A、35B、(第2金属網形成工程)としての、論理回路部106の配線層35A、35B、(第2金属網形成工程)としての、論理回路部106の配線層36世、 配線層18A、18B、のように、同一高さにあるか、 同一プロセスにより形成可能な複数の層を、同一プロセスにより形成可能を複数の層を、同一プロセスにより形成可能な複数の層を、同一プロセスにより形成可能な複数の層を、同一プロセスにより形成可能な複数の層を、同一プロセスにより形成可能な複数の層を、同一プロセスにより形成可能な使数の層を、同一プロセスにより形成可能な複数の層を、同一プロセスにより形成可能な複数の層を、同一プロセスにより形成することができる。

【0078】また、本実施形態においては、第二実施形態を同様か効果を奏するともに、前記板数の遮光が 4A、24Bが、前記底が層20との境界部分を有する 部分24Aと、これより下側に位置し前記光電変換領域 14に対する光線入射領域を提定する部分24Bとを有 している。これにより、前記底光層20との境界部分に おいては、第1実施形態より前記底光層20に近づいた 位置に遮光膜24Aを設けることができる。また、南記 光電変換倒度14に対する光線入射領域を規定する部分 においては、第2実施形態とう時記光電変換倒%14に 近づいた位置に遮光膜を設けることができる。したがっ て、これら別方の部分24A、24Bにおいて、遮光膜 24Aと前部監管層20との形態、および、速光膜 24Aと前部監管層20との形態、および、速光膜 25と光電変換倒域14といの部分に入射する可能性をより低 減することが可能となる。その結果、生じる偽信号をさ らに低減することが可能となるとともに、この偽信号が 開接する他の光電変換領域3Aいは出力回路等の拡散層 などにトラップされ、映像信号のS/N比が劣化するこ とをより一欄防止することが可能となる。

【0079】なお、図8に示すように、各境界部分にお いて、平面視して同位置で、つまり、光線入射方向に連 続した状態に接続部S'を設けて遮光膜24Aと遮光膜 24B、遮光膜24Bと遮光層20とのそれぞれを接続 することができる。この場合、遮光膜24Aと遮光膜2 4B、または、遮光膜24Bと遮光層20とを一体とし て接続することができるため、この境界部分からその下 側に光線が入射することをほぼ防止することができる。 したがって、イメージセンサ部14と前記論理回路部1 01との境界部分、および、遮光膜24Aと遮光膜24 Bとの境界部分において遮光状態を連続し、かつ、遮光 状態を連続するために設けた重ね合わせ部Sの平面視し たその幅、つまり、重なり部の幅寸法を低減することが できる。このため、イメージセンサ部14と前記論理回 路部101との配置間隔を減少して、素子の集積度向上 を図ることができる。また、遮光膜24Aと遮光膜24 Bとの境界部分の位置を適宜設定することにより、素子 設計における自由度を向上することができる。さらに、 イメージセンサ部14と前記論理回路部101との境界 部分において、遮光膜24と遮光層20とを重ね合わせ 部Sなしに接続する、つまり、どちらかの膜を屈曲状態 または褶曲状態としてこれらを接続することも可能であ **S**.

○。 【0080】本実施形態においては、遮光膜を2つの部分24A、24Bからなる構成としたが、遮光状態を連続できる構成であれば、これ以外にも、3層以上の複数配に進光膜を分割した構成が前能である。ここで、イメージセンサ部101と論理回路部106との境界部分から光電突換積級14限に向けて、複数の遮光膜の高さ値度が低くなるように設定されることが望ましく、この構成であると、光電突換領域14への入射光の入射位置をより正確に設定するとともに、イメージセンサ部101と論理回路部106との境界部分での遮光状態をより確実にすることができる。

【0081】以下、本発明に係る固体撮像装置の第3実 施形態を、図面に基づいて説明する。図9は、本実施形態の固体撮像装置を示す模式側断面図である。図におい て、符号20A, 20B, 20Cは本実施形態の遮光 層、20Dはカラーフィルタである。

【0082】本実施形態において、図1ないし図8に示した第1,2実施形態と異なる点は、遮光層20に関する点である。

【0083】本実施形態においては、論理回路部106 の最上層に位置する遮光層20が、図りに示すように、それぞれ論理回路部106の全体を覆うようにして積層された核数層20A、20B、20Cからなり、これらの遮光層20A、20B、20Cが、絶縁性を有し、かつ、光透過性が低いか光级収性が高く充分な速光性を有りるものからなる構成としている。ここで、前記遮光層20A、20B、20Cが、光透過性が低いか光级収性が高く充分な遮光性を有するものからなることが好ましく、ゼラチン、カゼイン等の有機材料とすることができ、光透過性を有する材料に顔料等を混入して光透過性を低下あるいは透過する光の波長を限定したものとする

【0084】これら遮光層20A、20B、20Cは、 光透過性を有する材料からなるものとされ、それぞれ が、染色法、顔料分散法(フォトリソ法)等を利用する ことにより、赤(R)色に対応したカラーフィルタとな ら遮光層20Aと、緑(G)色に対応したカラーフィル タとなる遮光層20Bと、青(B)色に対応したカラー フィルタとなる遮光層20Bとされている。

ことができる。

【0085】ここで、赤(R)色に対応したカラーフィルタとは、赤(R)色に対応した液長を選択的に透過 し、それ以外の波長の光を透過しないものとされる。遮 光層 20は、これら遮光層 20A、20B、20Cをそ れぞれ重ね合わせて、論理回路部106全面に積層する ことにより、論理回路部106への遮光をおこなう構成 とされる。

【0086】また、速光振24と進光暦20との境界部分においては、図9に示すように、遮光状態を連続するために重ね合わせ部Sが影けられている。この重ね合わせ部Sにおいては、これらの帰間に進入する光が半導体基板11順に到達しないように、進光膜24と遮光暦20との境界部分において、前記光電変換頻度14以外の部分に入射する光を進光して、イメージセン中部1018よび論理回路部106における遮光状態支達練することができる。

【0087】ここで、イメージセンサ部101においては、光電変換領域14~の入射位置に、染色法、顔料外 眩法(フォトリソ法)等を利用することにより、透過性を有し、かつ、隣り合う3つの各基本セルことに赤音録 (RGB) の三原色に対応したカラーフィルタ20Dが 設けられている。図においては、赤(R)色に対応したカラーフィルタ20Dが記載されている。

【0088】本実施形態においては、光電変換領域14

部分の隣り合う3つの各基本セルごとに赤青緑(R G B)の三原色に対応したカラーフィルタ20Dと、赤緑 育(RGB)の三原色に対応したカラーフィルタとされ る前記速だ関20A、20B、20Cを、それぞれ同一 のプロセスで形成することができ、製造工程を削減し、 製造コストの削減を図ることが可能である。さらに、聴 継性を有する送光層20を設けたことにより、 部型回路 部106において、導電性を有する遮光層を設けた場合 に比べて、各配線層や拡射域と遮光層との間の結合容 量を低減することができ、遮光層を設けない場合の動作 性能を維持することが可能となる。

【0089】また、この迷り間20を論理回路部106 の最上層間に設けかつイメージセンサ部101側に延見することにより、重ね合わせ部5を拡大して逃光性を向上することが可能となる。同時にまた、遮光膜24と遮光層20との境界部分の位置設定の自由度が向上できることにより、素子設計における自由度を向上することでき、かつ、光の回折効果により光電変換成象14の間辺部に入射する光量を低減した状態において、イメージセンサ部145時記論種回路を減し、センサ部145時記論種回路を101との配置間隔を減少して、素子の集積度向上を図ることができる。

【0090】さらに、本実施形態においては、図10に示すように、例えば、イメージセンサ節101における、第1金属量としての起発目18人、18月、18 C、第2金属層としての直接目18人、18月、18日、第2金属層としての直接層35人、論理回路部106における、第1金属層としての配線層36人、36日からなる構成さすることができる。つまり、イメージセンサ部1013よび給理回路部106において、第3金属層として、第1金属層および第2金属層のみからなる構成とすることができる。このように、進光膜20を金属層で形成しないことにより、金属層の層数を削減し、製造工程を削減し、製造コストの削減を図ることや、素子設計における自由度を向上することができる。

【0091】本実施形態においても、第2実施形態と同様に、遮光膜24を複数層とする構成が可能である。 【0092】以下、本発明に係る固体操像装置の第4実

施形態を、図面に基づいて説明する。図11は、本実施 形態の固体操像装置を示す模式側断面図である。図にお いて、符号20Eは本実施形態の遮光層である。

【0093】本実施形態において、図9ないし図10に 示した第3実施形態と異なる点は、単層からなる途光層 20Eが、図11に示すように、論理回路部106の全 体を覆うようにして積層された点である。

【0094】ここで、遮光層20日は、絶縁性を有し、かつ、光透過性が低いか光暖吹性が高く充分な遮光性を 有するものとされることが野ましく、ここでは、染色 法、顔料分散法(フォトリソ法)等を利用することによ り、光透過性を有する材料に顔料等を混入して光透過性 を低下した黒色に対応したブラックフィルタとされてい

【0095】また、遮光標24と遮光層20Eとの境界部分においては、図11に示すように、遠光板態を連続するためた態え合わせ部がありためている。この重ね合わせ部がありためている。この重ね合わせ部がは、これらの層間に進入する光が半導体差板11側に到達しないように、遮光膜24と遮光間20Eと半面視して重ねる構成とされている。このため、遮光膜24と遮光間20との境界部分において、前記光電変換領域14以外の部分に入射する光を遮光して、イメージをとす部101および論理回路部106における連光体駆を連続することができる。

【0096】ここで、イメージセンサ部101においては、光電変換頻域14への入射位置は、染色法、顔料分能に(フォトリソ法)等を利用することにより、透過性を有し、かつ、隣り合う3つの各基本セルごとに赤青緑段けられている。図においては、赤(R)色に対応したカラーフィルタ20Dが配載されている。そして、このカラーフィルタ20Dの開題位置には、このカラーフィルタ20Dの開題位置には、このカラーフィルタ20Dの精動を規定する黒色に対応したブラックフィルタ20Fが設けられている。

[0097] 本実施形態においては、カラーフィルタ2 OD周囲のブラックフィルタ20万と、展色に対応した ブラックフィルタとされる進光層20日を、それぞれ同 一のプロセスで形成することができ、製造コストの削減 を図ることが可能であり、第3実施形態と同一の効果を 奏することができる。

【0098】なお、遮光膜24と遮光層20,20Eと の境界部分において、平面視して同位置で、つまり、光 級入射方向に連続した状態に接続部を設けて遮光膜24 と遮光層20とを接続することができる。この場合、こ の境界部分からその下側に光線が入射することをほぼ防 止することができる。この接続部は、遮光膜24と同様 に金属等として形成することや、または、遮光層20E 目機に溶験体として設けることが可能である。

【0099】上述の各実施形態においては、CMOSセンサとして説明したが、本発明はCCDセンサにも適応することが可能である。

[0100]

【発明の効果】 本発明の個体機像装置によれば、以下の 効果を奏する。本発明の個体機像装置によれば、、 適光 服が、前記述光層よりも前記半導体基板に近づいた位置 に設けられ、光線入射方向における前記違光層と削記光 電変換領域との中間に位置することにより進光限から光 電変換領域とでの距離を短縮することができるため、光 電変換領域の周辺部に入射する可能性を低減してその結 果生じる倫信号を低減することが可能となるとともに この偽信号が経緯する他の光電変換領域あるいは出力回 路の拡散層等にトラップされ、映像信号のS/N比が劣 化することを防止することが可能となる。

【0101】あるいは、本発明の固体操像装置において、速光膜が、前記速光層よりも前記半導体基板に近づいた位置に限りられ、光線の共方向における前記電光層と前記性電空換鎖域との中間に位置して、道光膜から光電空換鎖域との距離を短縮することにより、入射光処の回折等による回り込みを低減することができるため、同一の光電空換鎖域に対する入射領域を増大することが可能となり、その結果、入射光量を増大することが可能となり、光電空換の態度を向上することができ、固体操像装置の態度を加上することができる。

【0102】この際、論理回路部との位置関係を考慮し て、前記遮光膜が、前記光電変換部を覆うとともに、前 記光電変換部と前記論理回路部との境界部分、および、 複数の各遮光膜の境界部分で、連続して接続されるか、 平面視して重ね合わせられる重ね合わせ部を有して遮光 状態を連続するよう設けられることにより、論理回路部 (CMOS回路部) における根本的な設計変更をおこな わずに、半導体基板上に光電変換部(イメージセンサ 部)と論理回路部(CMOS回路部)とを同一プロセス により形成することが可能となる。これにより、光入射 領域を規定する際における規定状態および配線層等の配 置状態における可変性を向上することができ、光入射領 域を規定した部分から光電変換領域までの距離を効果的 に領縮することができ、同一プロセスにより製造される べき論理回路部における配線層等の選択肢を増加するこ とができる。

【0103】本発明が、CPU、メモリ、標準/専用マ クロ、アナログ回路、イメージセンサ部などの各種ハー ドウェア(H/Wインテグレーション)と画像圧縮伸 長. 音声処理、通信機能などの各種ソフトウェア (S/ Wインテグレーション)をひとつのチップ上に融合し、 LSI単体が所望とされるシステム/要素機能動作を含 んだ半導体であるSOC(システムオンチップ; System on Chip) として製造されることにより、プロセッサ、 DRAM等の半導体メモリ、論理回路等で多用されてい る標準パラメータによるCMOSプロセスにより、CP U、メモリ、標準/専用マクロ、アナログ回路、イメー ジセンサ部などを同時に形成してしまうことができる。 【0104】本発明の固体摄像装置においては、遮光膜 の遮光状態を連続するために、光電変換部における金属 またはポリシリコンからなる配線層と、前記遮光膜との 一部には、平面視して重ね合わせられる重ね合わせ部が 設けられることができる。これにより、光電変換部の遮 光状態を連続することが可能になり、遮光膜の配置の自 由度が増し、素子設計の自由度向上を図ることができ、 製造コストの低減を図ることができる。

【0105】また、本発明の前記複数の遮光膜が、前記 遮光層との境界部分を有する部分と、これより下側に位

置し前記光電変換領域に対する光線入射領域を規定する 部分と、を有することにより、前記遮光層との境界部分 においては、より前記遮光層に近づいた位置に遮光膜を 設けることができ、また、前記光電変換領域に対する光 線入射領域を規定する部分においては、より前記光電変 換領域に近づいた位置に遮光膜を設けることができ、こ れら双方の部分において、遮光膜と前記遮光層との距 離、および、遮光膜と光電変換領域との間隔を減少し て、光電変換領域以外の部分に入射する可能性を低減し てその結果生じる偽信号を低減することが可能となると ともに、この偽信号が隣接する他の光電変換領域あるい は出力回路等の拡散層などにトラップされ、 映像信号の S/N比が劣化することを防止することが可能となる。 【0106】また、遮光層を光透過性が低いか光吸収性 が高く充分な遮光性を有する単層あるいは複数層から構 成し、この遮光層を論理回路部の最上層側に設けかつ光 電変換部側に延長することにより、光電変換部と論理回 路部との境界部分における重ね合わせ部を拡大して、進 光性を向上することが可能となる。また、遮光層を光透 過性を有する材料に顔料等を混入して光透過性を低下し たものとし、これを、光電変換領域に対応する位置に設 けられるフィルタ (カラーフィルタ、ブラックフィル タ)と同一プロセスにより製造することにより、製造工 程を削減し、プロセス的な負荷の低減を図り、製造コス トの削減を図ることが可能である。

【図面の簡単な説明】


- 【図1】 本発明に係る固体撮像装置の第1実施形態を 示す側斯面図である。
- 【図2】 図1における光電変換領域および遮光膜を示す模式拡大側断面図である。
- 【図3】 図1における遮光膜およびその開口を示す模式拡大側断面図である。
- 【図4】 本発明に係る固体撮像装置の第1実施形態に おける接続部を設けた状態を示す側断面図である。
- 【図5】 本発明に係る固体撮像装置の第1実施形態に おける遮光層の位置の異なる状態を示す側断面図であ る。
- 【図6】 図5における接続部を設けた状態を示す側断


面図である。

- 【図7】 本発明に係る固体撮像装置の第2実施形態を 示す側断面図である。
- 【図8】 本発明に係る固体撮像装置の第2実施形態における接続部を設けた状態を示す側断面図である。
- 【図9】 本発明に係る固体撮像装置の第3実施形態を 示す側断面図である。
- 【図10】 本発明に係る固体撮像装置の第3実施形態 における配線層の配置が異なる状態を示す側断面図であ る。
- 【図11】 本発明に係る固体操像装置の第4実施形態を示す側断面図である。
- 【図12】 固体撮像装置におけるイメージセンサ部と 論理回路部との配置を示す平面図である。
- 【図13】 固体撮像装置の一例を示す模式側断面図である。
- 【図14】 固体撮像装置を示す模式側断面図(a)および動作状態における電位を示す図(b)(c)である。
- 【図15】 固体操像装置の一例を示す模式側断面図で ある。


【符号の説明】

【図1】







【図4】




【図5】




【図6】




[図7]




【図8】




【図9】



【図10】



【図11】



【図13】

